La puce A10X du nouvel iPad Pro révélée comme étant la première fabriquée à l'aide du processus 10 nm de TSMC

Avec le lancement des nouveaux modèles d'iPad Pro à la WWDC cette année, Apple a présenté de nouveaux appareils 10,5 pouces et 12,9 pouces, tous deux équipés d'une puce Fusion A10X, censée offrir des performances de processeur 30 % plus rapides que l'iPad Pro de génération précédente. modèles et des performances graphiques 40 % plus rapides. Le processus de fabrication par lequel Apple a fabriqué la puce n'a jamais été clair, mais maintenant TechInsights a confirmé que la puce A10X a été construite à l'aide d'un processus FinFET de 10 nanomètres.

Plus précisément, les puces ont été construites à l'aide du nouveau processus FinFET à 10 nanomètres de Taiwan Semiconductor Manufacturing Company, faisant de l'A10X la première puce TSMC de 10 nanomètres à apparaître dans un appareil grand public. En comparaison, l'A9 et l'A10 ont été construits à l'aide d'un processus de 16 nanomètres, l'A8 a utilisé un processus de 20 nanomètres et l'A7 a utilisé un processus de 28 nanomètres. Comme AnandTech a souligné, les A9, A8 et A7 étaient toutes des puces iPhone qui ont fait leurs débuts avec un nouveau nœud de processus au moment de leur fabrication, on ne sait donc pas pourquoi Apple a décidé de fabriquer une puce de la série X de mi-génération dans un iPad sur un nouveau processus nœud cette fois-ci.

Image via TechInsights
Par rapport aux normes SoC précédentes ne faisant pas partie de la série X, l'A10X (96,4 mm au carré) est 24 % plus petit que l'A10 (125 mm au carré) et 9 % plus petit que l'A9 (104,5 mm au carré). Pour les puces précédentes de la série X, l'A10X est 34% plus petit que l'A9X et 20% plus petit que l'A6X. « En d'autres termes, Apple n'a jamais conçu un SoC pour iPad aussi petit auparavant » AnandTech expliqué.

En fin de compte, cela signifie qu'en termes de conception et de fonctionnalités, A10X est relativement simple. Il s'agit d'un nettoyeur de tuyaux approprié pour un nouveau processus, et conçu pour tirer pleinement parti des économies d'espace sur la matrice au lieu de dépenser ces économies sur de nouvelles fonctionnalités/transistors.

TechInsights ' die shot a révélé quelques détails sur le plan d'étage de l'A10X, y compris 12 clusters de GPU à gauche et des cœurs de processeur à droite, mais sinon les plans n'étaient pas assez nets pour tirer plus d'informations sur la puce qu'Apple n'a pas déjà confirmé. Le SoC « conservateur » serait largement similaire au SoC A9X, avec quelques différences : l'A10X comprend 3 paires de cœurs de processeur Fusion, contre 2 sur l'A10 et l'A9X, et a vu une bosse dans le cache L2 à 8 Mo , contre 3 Mo sur l'A9X.

Image via AnandTech
Le GPU reste avec 12 clusters, vus dans le plan d'étage, que l'A9X avait également, ce qui signifie que 'le seul changement majeur concerne les cœurs du processeur'. Ainsi, l'A10X est plus puissant que l'A9X avec une diminution significative de la taille de la matrice, comme c'est généralement le cas avec les processus de fabrication d'Apple. Une confirmation offerte par le coup de dés semble être qu'Apple utilise toujours l'architecture PowerVR d'Imagination Technology dans le SoC A10X. En avril dernier, Apple a annoncé au fabricant qu'il cesserait d'utiliser sa technologie graphique dans ses appareils d'ici deux ans, car la société de Cupertino développe ses propres puces de traitement graphique indépendantes.

En mars, il a été signalé que TSMC se préparait à commencer la production sur la puce A11 de l'iPhone 8, et après un retard que la production a officiellement commencé, en utilisant également le processus FinFET 10 nanomètres du fabricant. En général, le passage à 10 nanomètres au lieu de 16 nanomètres produira des puces plus économes en énergie, ce qui se traduira par des expériences utilisateur plus vives.

Pour TSMC, le processus FinFET de 10 nanomètres devrait être un nœud de courte durée, car il est dit que le fabricant se prépare à passer à un processus de 7 nanomètres en 2018. D'autres fabricants, dont Samsung et Intel, devraient s'en tenir à 10 nanomètres comme processus de fabrication principal pendant un peu plus longtemps que TSMC.